在半導體產業里，每數年就會出現一次小型技術革命，每10~20年就會出現大結構轉變的技術革命。而今天，為半導體產業所帶來的革命，并非一定是將制程技術推向更細微化與再縮小裸晶尺寸的技術，還可能是在封裝技術的變革。
從2016年開始，全球的半導體技術論壇、各研討會幾乎都脫離不了討論FOWLP(FanOutWaferLevelPackage，扇出型封裝)這項議題。FOWLP為整個半導體產業帶來如此大的沖擊性，莫過于扭轉了未來在封裝產業上的結構，影響了整個封裝產業的制程、設備與相關的材料，也將過去前后段鮮明區別的制程融合在一起。
FOWLP，其采取拉線出來的方式，成本相對便宜；FOWLP可以讓多種不同裸晶，做成像WLP制程一般埋進去，等于減一層封裝，假設放置多顆裸晶，等于省了多層封裝，有助于降低客戶成本。
它和WLP的FanIn有著明顯差異性，最大的特點是在相同的芯片尺寸下，可以做到范圍更廣的重分布層(RedistributionLayer)。基于這樣的變化，芯片的腳數也就將會變得更多，使得未來在采用這樣技術下所生產的芯片，其功能性將會更加強大，并且將更多的功能整合到單芯片之中，同時也達到了無載板封裝、薄型化以及低成本化等的優點。
在晶圓的制程中，從半導體裸晶的端點上，拉出所需的電路到重分布層(RedistributionLayer)，進而形成封裝。在這樣的基礎上就不需要封裝載板，更不用打線(Wire)以及凸塊（Bump），進而得以降低30%的生產成本，以及減少芯片的厚度。下面基本上就是FOWLP封裝技術的簡略示意圖。
在芯片中的重分布層會因為縮短電路的長度，使得電氣信號大幅度的提高。相較于WLCSP的半導體芯片面積和封裝面積，FOWLP技術下的芯片的面積比原本封裝后面積小很多。
因此，可以完成更多腳位設計，或是大大減少封裝后半導體芯片的面積，達到小型化芯片的需求。使得原本需要數顆生產成本較高的直通硅晶穿孔(TSV：Through-SiliconVia)，進化到能將不同的組件透過封裝技術整合在一起，并且小型化的SiP(SysteminPackage)封裝技術。
為了形成重分布層，必須將封裝制程導入晶圓的前段制程，因此也打破了固有前段制程與后段制程藩籬，這對于芯片生產者來說如何完成到一貫性的制程技術(FullTurnkey)就顯得相當重要。在此之下，封裝代工業者以及封裝載板材料業者或許就會出現是否能繼續存活下去的關鍵問題。因此，對于未來的半導體世界來說，決勝手段已不是僅僅只是在5nm、3nm制程細微化的能力，而是已經延伸到前后段一貫性的制程。
1.晶圓的制備及切割–將晶圓放入劃片膠帶中，切割成各個單元準備金屬載板–清潔載板及清除一切污染物
2.層壓粘合–通過壓力來激化粘合膜
3.重組晶圓–將芯片從晶圓拾取及放置在金屬載板上
4.制模–以制模復合物密封載板
5.移走載板–從載板上移走已成型的重建芯片
6.排列及重新布線–在再分布層上(RDL)，提供金屬化工藝制造I/O接口
7.晶圓凸塊–在I/O外連接口形成凸塊
8.切割成各個單元–將已成型的塑封體切割
簡單來說，FOWLP是一種把來自于異質制程的多顆晶粒結合到一個緊湊封裝中的新方法。它與傳統的矽載板(SiliconInterposer)式不同。
而FOWLP主要的特色與優勢在于：
1 . 不 殘 留 矽 晶 圓
雖然FOWLP通常需要利用矽晶圓作為載體，但矽晶圓不會留在封裝中。晶粒到晶粒以及晶粒到球閘陣列封裝(BGA)的連接性是直接透過封裝的重布層(RDL)來實現的。
2.成本較低
FOWLP不需要中介層或插入矽穿孔(TSV)，因此成本較低。而且，還不必擔心TSV對電氣特性帶來的負面效應。
3 . 屬 無 基 板 封 裝
FOWLP是一種無基板(Substrate-less)的封裝方式，所以其垂直高度較低。此外，縮短與散熱片之間的距離，也較不用擔心熱沖擊。
4 . 實 現 POP 設 計
歸功于免除了基板與中介層而取得的薄型化優勢，FOWLP能提供額外的垂直空間讓更多的元件可以向上堆疊。這是透過矽穿封裝孔(TPV)來達成的，并能進一步實現層疊封裝(POP)設計。與TSV不同，TPV比較像傳統使用的通孔(Via)，因此較不用擔憂良率與可靠性。當要在封裝中整合第三方DRAM時，此作法特別有用。
雖然FOWLP可滿足更多I/O數量之需求。然而，如果要大量應用FOWLP技術，首先必須克服以下之各種挑戰問題：
1 .焊 接 點 的 熱 機 械 行 為
因FOWLP的結構與BGA構裝相似，所以FOWLP焊接點的熱機械行為與BGA構裝相同，FOWLP中焊球的關鍵位置在硅晶片面積的下方，其最大熱膨脹系數不匹配點會發生在硅晶片與PCB之間。
2 . 晶 片 位 置 之 精 確 度
在重新建構晶圓時，必須要維持晶片從持取及放置（PickandPlace）于載具上的位置不發生偏移，甚至在鑄模作業時，也不可發生偏移。因為介電層開口，導線重新分布層（RedistributionLayer;RDL）與焊錫開口（SolderOpening）制作，皆使用黃光微影技術，光罩對準晶圓及曝光都是一次性，所以對于晶片位置之精確度要求非常高。
3 . 晶 圓 的 翹 曲 行 為
人工重新建構晶圓的翹曲（Warpage）行為，也是一項重大挑戰，因為重新建構晶圓含有塑膠、硅及金屬材料，其硅與膠體之比例在X、Y、Z三方向不同，鑄模在加熱及冷卻時之熱漲冷縮會影響晶圓的翹曲行為。
在常壓時被膠體及其他聚合物所吸收的水份，在經過220~260℃迴焊（Reflow）時，水份會瞬間氣化，進而產生高的內部蒸氣壓，如果膠體組成不良，則易有膠體剝落之現象產生。
此外，市場的發展也給FOWLP封裝技術帶來了一定的挑戰。
根據麥姆斯咨詢的一份報告顯示，盡管扇入型封裝技術的增長步伐到目前為止還很穩定，但是全球半導體市場的轉變，以及未來應用不確定性因素的增長，將不可避免的影響扇入型封裝技術的未來前景。
隨著智能手機出貨量增長從2013年的35%下降至2016年的8%，預計到2020年這一數字將進一步下降至6%，智能手機市場引領的扇入型封裝技術應用正日趨飽和。盡管預期的高增長并不樂觀，但是智能手機仍是半導體產業發展的主要驅動力，預計2020年智能手機的出貨量將達20億部。
在琳瑯滿目的新技術中，扇出型晶圓級封裝運作了近10年之后，現在已成為移動市場的首選。第一代扇出型封裝是采用英飛凌（Infineon）的嵌入式晶圓級球閘陣列（eWLB）技術，此為2009年由飛思卡爾
（Freescale，現為恩智浦）所推出。但是，集成扇出型封裝（InFO）在此之前就只有臺積電能夠生產！
一些封測廠正在開發下一波高端智能手機的高密度扇出封裝，盡管一些新的、有競爭力的技術正開始在市場上涌現，安靠、日月光、星科金朋等公司卻仍在銷售傳統的低密度扇出封裝。低密度扇出，有時也稱為標準密度扇出，是整個扇出市場的兩大主要類別之一，另一種則是高密度扇出。
根據日月光的定義，針對移動、物聯網及其相關應用，低（或標準）密度的扇出被定義為不到500個輸入/輸出、以及超過8微米的線寬和間距的封裝，而線寬和間距指的是金線或金屬軌跡的寬度，以及封裝產品中軌跡之間的間距。
針對中高端應用，高密度的扇出有超過500個輸入/輸出和不到8微米的線寬/間距。臺積電的InFo（集成扇出封裝）技術是最引人注目的高密度扇出的例子，它被采用到蘋果最新的iphone中。其他的封測廠也在競相追逐高密度的扇出市場。
值得一提的是，除去以上10家能提供扇出晶圓及封裝的公司，全球第二大晶圓代工廠三星，也在大力研發FOWLP技術。
此前，三星對FOWLP技術的態度是較為消極的，因為三星對其所擁有的層迭封裝技術（PoP；PackageonPackage）比較自信。但因臺積電掌握扇出型封裝而奪得蘋果A10處理器大單后，三星對FOWLP技術的態度有了很大改觀，并積極研發。
在最近的統計中，有些供應商正在出貨或準備出貨至少6個或更多不同的低密度扇出技術類型。YoleDéveloppement的分析師JérômeAzemar說，“從長期來看，這些眾多的封裝類型沒有太多的生長空間，很可能其中一些會消失，或者只是變得越來越相似，盡管他們的名字不同。”
飽受眾人所注目的FOWLP封裝技術，雖然得以大幅度簡化過去需要復雜制程的封裝工程，但是，在硅晶圓部分(前段制程)，還是必須利用濺鍍以及曝光來完成重分布層。
到今天為止，在先進的封裝制程技術上無論是從覆晶封裝(FlipChip)，還是2.5D/3D領域的直通硅晶穿孔技術，制作困難度都不斷的增加，投入成本也一直在增加，因此如果想直接跨入FOWLP封裝技術領域，實在很難期望一步就能夠達成。
不過雖然如此困難，但各大半導體業者仍舊持續投入大量的研發成本，為的就是期望能早一日進入這一個先進的封裝世界。尤其在臺積電在利用FOWLP這個封裝技術拿下了APPLE所有iPhone7的A10處理器而受到注目之后，相信未來并不是只有APPLE，而是所有新一代的處理器都將會導入FOWLP這一個封裝制程。
根據市場調查公司的研究，到了2020年將會有超過5億顆的新一代處理器采用FOWLP封裝制程技術，并且在未來，每一部智能型手機內將會使用超過10顆以上采用FOWLP封裝制程技術生產的芯片。研究機構Yole認為，在蘋果和臺積電的引領下，扇出型封裝市場潛力巨大。
市場調查公司相信，在未來數年之內，利用FOWLP封裝制程技術生產的芯片，每年將會以32%的年成長率持續擴大其市場占有，到達2023年時，FOWLP封裝制程技術市場規模相信會超過55億美元的市場規模，并且將會為相關的半導體設備以及材料領域帶來22億美元以上的市場潛力。
